Intel a profité de la conférence HPC Developer pour confirmer pas mal d’informations autour de sa prochaine architecture GPU Xe dont « Ponte Vecchio ». Nous avons une feuille de route, une vision de l’offre prévue et la connaissance de plusieurs objectifs.
Toutes ces informations ont été annoncées par Raja Koduri (Chief Architect and General Manager of Architecture chez Intel). L’architecture GPU Xe 7 nm « Ponte Vecchio » va permettre à Intel de s’attaquer à plusieurs segments du marché en particulier au monde des supercalculateurs. Le rendez-vous est fixé au début de l’année 2021 avec une première offre exascale. Elle fera ses débuts au travers du projet Aurora (Supercalculateur).
Architecture GPU Xe d’Intel, rendez-vous en 2020 pour les joueurs
Le premier rendez-vous est cependant fixé en 2020 avec un offre grand public afin de mettre un terme au couple Nvidia et AMD. Le géant du processeur évoque trois « design » nommés LP, HP et HPC. Ils visent l’entrée de gamme (iGPU), le milieu de gamme et les centres de données ou l’AI et l’HPC (supercalculateur).
LP est la contraction de Low Power (basse consommation) tandis que HP désigne High Performance (haute performance). De son côté HPC fait référence au High Performance Computing. Les produits Xe LP auront des besoins entre 5W et 20W (les 50W seront possibles) contre 75W à 200W pour les solutions Xe HP.
Concernant l’offre grand public des cartes graphiques gaming sont au programme. Par contre si du 7 nm est prévu avec Ponte Vecchio, du 10 nm sera à l’honneur en 2020.
Architecture GPU « Ponte Vecchio », Intel s’adresse aux supercalculateurs
Intel confirme ce que nous vous avions annoncé il y a quelques jours. « Ponte Vecchio » va permettre un design dit MCM contraction de Multi-Chip Module. En clair Intel va proposer au travers d’un maillage spécifique plusieurs unités de calcul distinctes (Chiplets). Ceci sera possible à l’aide du packaging Foveros.
Tout ce beau monde prendre vie au travers d’une solution mettant en œuvre 2 processeurs Xeon Sapphire Rapids et six GPU à l’architecture Xe Ponte Vecchio . Ils communiqueront au travers de l’interconnexion Xe Link reposant sur l’interface CXL (Compute Express Link). Il s’agit du pont de communication entre les cœurs GPU.